曙海培训基地-陕西西安四川成都北京上海培训Xilinx专业培训课程

Xilinx专业培训课程

培训结束后颁发工程师培训证书。

班.级.规.模.及.环.境

为了保证培训效果，增加互动环节，我们坚持小班授课，每期报名人数限3到5人。人手一机，全程实践。

上课时间和地点

上课地点：【【上海】：同济大学(沪西)/新城金郡商务楼(11号线白银路站) 【深圳分部】：电影大厦(地铁一号线大剧院站)/深圳大学成教院【北京分部】：北京中山/福鑫大楼【南京分部】：金港大厦(和燕路) 【武汉分部】：佳源大厦（高新二路）【成都分部】：领馆区1号（中和大道）
　　本课程每期班限额5名，报满即停止报名，请提前在线或电话预约

课时

        ◆课时：咨询在线客服
        ◆团体报名优惠措施：两人95折优惠，三人或三人以上9折优惠。注意：在读学生凭学生证，即使一个人也优惠500元。

        ☆注重质量
        ☆边讲边练
        ☆合格学员免费推荐工作

        专注高端培训17年，曙海提供的课程得到本行业的广泛认可，学员的能力
        得到大家的认同，受到用人单位的广泛赞誉。

        ★实验设备请点击这儿查看★

.质.量.保.障.

        1、培训过程中，如有部分内容理解不透或消化不好，可免费在下期培训班中重听；
        2、培训结束后免费提供半年的技术支持，充分保证培训后出效果；
        3、培训合格学员可享受免费推荐就业机会。

.课.程.大.纲.

全部授课内容均在计算机和实验器材上实际操作。有周末班、连续班、晚班任选

Xilinx专业培训课程

序号	课程名称	培训目标	最近开课时间	学期
芯片、集成电路设计系列培训班
F1	Design for Performance	Design for Performance	2024年1月8日(请抓紧报名)	5天； 30学时
F2	Advance FPGA Implementation	Advance FPGA Implementation	2024年1月8日(请抓紧报名)	5天； 30学时
F3	Embedded System Design	Embedded System Design	2024年1月8日(请抓紧报名)	5天； 30学时
F4	AdvancedFeaturesandTechniquesofEmbedded Systems	AdvancedFeaturesandTechniquesofEmbedded Systems	2024年1月8日(请抓紧报名)	5天； 30学时
F5	Design LogiCORE PCI System	Design LogiCORE PCI System	2024年1月8日(请抓紧报名)	5天； 30学时
F6	Design LogiCORE PCIX System	Design LogiCORE PCIX System	2024年1月8日(请抓紧报名)	5天； 30学时
F7	Design LogiCORE PCI Express System	Design LogiCORE PCI Express System	2024年1月8日(请抓紧报名)	5天； 30学时
F8	DSP Implementation Techniques in Xilinx FPGAs	DSP Implementation Techniques in Xilinx FPGAs	2024年1月8日(请抓紧报名)	5天； 30学时
F9	Fundamental FPGA Design	Fundamental FPGA Design	2024年1月8日(请抓紧报名)	5天； 30学时
F10	DSP Design Flow	DSP Design Flow	2024年1月8日(请抓紧报名)	5天； 30学时
F11	Signal Integrity for High-Speed Memory and Processor I/O	Signal Integrity for High-Speed Memory and Processor I/O	2024年1月8日(请抓紧报名)	5天； 30学时
F12	Designing with Multi-Gigabit Serial I/O	Designing with Multi-Gigabit Serial I/O	2024年1月8日(请抓紧报名)	5天； 30学时
F13	Design with PlanAhead	Design with PlanAhead	2024年1月8日(请抓紧报名)	5天； 30学时
F14	ISE 设计入门	ISE 设计入门	2024年1月8日(请抓紧报名)	5天； 30学时
F15	Design with Virtex4	Design with Virtex4	2024年1月8日(请抓紧报名)	5天； 30学时
F16	Design with Virtex5 LX & LXT	Design with Virtex5 LX & LXT	2024年1月8日(请抓紧报名)	5天； 30学时
F17	Design for Low Cost	Design for Low Cost	2024年1月8日(请抓紧报名)	5天； 30学时
F18	Minimizing your design time with Chipscope pro debug	Minimizing your design time with Chipscope pro debug	2024年1月8日(请抓紧报名)	5天； 30学时
F19	Using System Generator for DSP Design	Using System Generator for DSP Design	2024年1月8日(请抓紧报名)	5天； 30学时
F20	Design with Xilinx Gigabit Ethernet MAC	Design with Xilinx Gigabit Ethernet MAC	2024年1月8日(请抓紧报名)	5天； 30学时
F21	Introduction to AccelDSP	Introduction to AccelDSP	2024年1月8日(请抓紧报名)	5天； 30学时
F22	Designing with Spartan-6 and Virtex-6 Families	Designing with Spartan-6 and Virtex-6 Families	2024年1月8日(请抓紧报名)	5天； 30学时