北京:010-51292078 上海:021-51875830
西安:029-86699670 南京:4008699035
成都:4008699035 武汉:027-50767718
广州:4008699035 深圳:4008699035

课程表 联系我 在线聊 报名 付款 我们 QQ聊 切换宽屏
嵌入式OS--4G手机操作系统
嵌入式硬件设计
Altium Designer Layout高速硬件设计
开发语言/数据库/软硬件测试
芯片设计/大规模集成电路VLSI
其他类
 
   Design for Performance
   入.学.要.求

        学员学习本课程应具备下列基础知识:
        ◆ 电路系统的基本概念。

   班.级.规.模.及.环.境
       坚持小班授课,为保证培训效果,增加互动环节,每期人数限3到5人。
   上课时间和地点
上课地点:【上海】:同济大学(沪西)/新城金郡商务楼(11号线白银路站) 【深圳分部】:电影大厦(地铁一号线大剧院站)/深圳大学成教院 【北京分部】:北京中山/福鑫大楼 【南京分部】:金港大厦(和燕路) 【武汉分部】:佳源大厦(高新二路) 【成都分部】:领馆区1号(中和大道) 【沈阳分部】:沈阳理工大学/六宅臻品 【郑州分部】:郑州大学/锦华大厦 【石家庄分部】:河北科技大学/瑞景大厦 【广州分部】:广粮大厦 【西安分部】:协同大厦
最近开课时间(周末班/连续班/晚班)
Design for Performance:2024年1月8日(请抓紧报名)
   实验设备
     ☆资深工程师授课

        
        ☆注重质量
        ☆边讲边练

        ☆合格学员免费推荐工作


        专注高端培训17年,曙海提供的课程得到本行业的广泛认可,学员的能力
        得到大家的认同,受到用人单位的广泛赞誉。

        ★实验设备请点击这儿查看★
   .最.新.优.惠.
       ◆在读学生凭学生证,可优惠500元。
   .质.量.保.障.

        1、培训过程中,如有部分内容理解不透或消化不好,可免费在以后培训班中重听;
        2、培训结束后免费提供半年的技术支持,充分保证培训后出效果;
        3、培训合格学员可享受免费推荐就业机会。

  Design for Performance
课程介绍

       参加DFP 设计课程将帮助您创建更多的高性能设计。这一课程将帮助您利用更小规模或更低速度级别的FPGA 中实现您的设计,进而降低系统成本。通过掌握本课程中介绍的工具和设计方法及调试流程,您将能够更快地创建您的设计、缩短开发调试时间,进而降低开发成本。这一课程建立在 FPGA 设计基础课程中所讲述的原理之上,并包含6 个实验。

   必备条件

        ?? 基本的 HDL 知识(VHDL 或Verilog)
        ?? 在 FPGA 设计原理课程中所教授的技能或系列器件架构中的类似知识
        ?? 与软件工具流程和全局时序约束相关的某些经验?? 基本的 HDL 知识(VHDL 或Verilog)
        ?? 基本的 HDL 知识(VHDL 或Verilog)

    课程概要

        ?? 通过 Coding Style 有效控制HDL 代码以及底层硬件的生成方式,在项目前期阶段考虑对代码对性
            能的影响        
        ?? 使用 CORE Generator 工具创建优化的内核
        ?? 通过优化系统时钟域的管理,提高系统的稳定性及可靠性
        ?? 通过使用时序报告来分析设计性能,找出失败的时序路径,通过优化代码,加强全局或局部时序约
            束,达到时序收敛,提升系统稳定性
        ?? 同步设计技巧

    实验介绍

        实验1. 数字时钟管理单元
        调用 Coregen 定制DCM,将DCM 例化到HDL 设计中。
        实验2. 综合技术
        体验不同的综合选项并观察结果。可为以下综合工具提供三种此类实验:SynplicitySynplify Pro, 
        Precision RTL, 或 Xilinx XST 综合工具。
        实验3. CORE Generator System
        创建一个内核,将内核例化到VHDL 或Verilog 源代码中,并进行行为级仿真验证。
        实验4. 全局时序约束
        采用约束编辑器来敲入全局时序约束.
        实验5. 时序收敛
        检查时序报告并输入专门路径时序约束以满足性能目标。