北京:010-51292078 上海:021-51875830
西安:029-86699670 南京:4008699035
成都:4008699035 武汉:027-50767718
广州:4008699035 深圳:4008699035

课程表 联系我 在线聊 报名 付款 我们 QQ聊 切换宽屏
嵌入式OS--4G手机操作系统
嵌入式硬件设计
Altium Designer Layout高速硬件设计
开发语言/数据库/软硬件测试
芯片设计/大规模集成电路VLSI
其他类
 
      RTL code与SOC关键技术培训班
   入.学.要.求

        学员学习本课程应具备下列基础知识:
        ◆ 电路系统的基本概念。

   班.级.规.模.及.环.境
       坚持小班授课,为保证培训效果,增加互动环节,每期人数限3到5人。
   上课时间和地点
上课地点:【上海】:同济大学(沪西)/新城金郡商务楼(11号线白银路站) 【深圳分部】:电影大厦(地铁一号线大剧院站)/深圳大学成教院 【北京分部】:北京中山/福鑫大楼 【南京分部】:金港大厦(和燕路) 【武汉分部】:佳源大厦(高新二路) 【成都分部】:领馆区1号(中和大道) 【沈阳分部】:沈阳理工大学/六宅臻品 【郑州分部】:郑州大学/锦华大厦 【石家庄分部】:河北科技大学/瑞景大厦 【广州分部】:广粮大厦 【西安分部】:协同大厦
最近开课时间(周末班/连续班/晚班)
RTL code与SOC关键技术培训班:2024年1月8日(请抓紧报名)
   实验设备
     ☆资深工程师授课

        
        ☆注重质量
        ☆边讲边练

        ☆合格学员免费推荐工作


        专注高端培训17年,曙海提供的课程得到本行业的广泛认可,学员的能力
        得到大家的认同,受到用人单位的广泛赞誉。

        ★实验设备请点击这儿查看★
   .最.新.优.惠.
       ◆在读学生凭学生证,可优惠500元。
   .质.量.保.障.

        1、培训过程中,如有部分内容理解不透或消化不好,可免费在以后培训班中重听;
        2、培训结束后免费提供半年的技术支持,充分保证培训后出效果;
        3、培训合格学员可享受免费推荐就业机会。

        RTL code与SOC关键技术培训班

课程简介

“RTL code与SOC关键技术”课程为数字集成电路前端设计的专题进阶类课程,内容包含SOC设计、RTL代码风格、RTL code与VLSI体系架构、专题针对性LAB等内容;并在此基础上讲授提高设计效率、电路调试技巧以及电路优化等高级话题。帮助学员掌握基于SYNOPSY EDA TOOLS构成的完整ASIC设计流程。通过本课程的学习,学员能够熟悉典型数字SOC设计,RTL代码风格编写,并具备中级以上的数字电路设计水平。

课程说明

第一部分:SOC设计
目的:全面深入的介绍了SOC的知识,着重阐述了SOC的设计流程,SOC架构,SOC设计中使用的关键技术和实际的工程应用技巧。
内容包括:概述,SOC设计流程,SOC与EDA工具,IP复用,SOC架构,SOC中关键技术,SOC技术设计的发展与挑战和SOC设计方法的发展与挑战

第二部分:RTL代码风格
目的:全面的深入的阐述了SOC设计约束(时序,功耗,DFT等),RTL代码风格与SOC设计关键技术的联系,使学员能够以SOC关键技术为依据,写出符合目标的代码。
内容包括:设计约束,RTL code与异步信号处理,RTL code与电路综合,异步信号处理,设计流程中的安全代码风格,RTL代码风格与SOC设计流程,RTL code 与综合实现,RTL code与时序,RTL code与可测试性设计,RTL code与低功耗,RTL code与时钟规划策略,RTL code其他实际工程技巧

第三部分:RTL code与VLSI体系架构
目的:着重阐述VLSI体系结构,使学员能从宏观上把握设计高质量代码的理论依据。
内容包括:数据通路与控制单元,数据通路实现控制单元,微架构变换,高层次综合及高层次综合在RTL描述中的作用。

第四部分:LAB
项目:多时钟16阶FIR滤波器设计。
目的:在设计中体会IC设计理念与技巧,强化将一个数字系统描述为数据通路,状态信号(控制)和控制单元(状态机)的重要性,掌握低功耗,DFT和时序约束等理论在设计中的应哟个。
要求:
1) 控制单元与数据通路层次清晰
2) 设计控制单元与数据通路
l 利用高层次综合技术:资源1个加法器和1个乘法器
l 考虑算法架构变换:资源1个加法器
l 考虑体系架构变换:实现面积最小化
l 考虑低功耗,修改设计
l 考虑DFT,修改设计
l 考虑时序,修改设计
3) 利用隐式状态机完成,资源约束:
1) 一个加法器和一个乘法器
2) 两个加法器和一个乘法器


培训目标

帮助学员熟悉典型数字SOC设计和RTL代码编写,并具备中级以上的数字设计水平。

招生对象

电子、通信、计算机等相关专业本科毕业,一年以上工作经验的在职工程师;
电子、通信、计算机等相关专业较高年级在读研究生;
高校需要项目经验的教师。

报名要求

有简单或小规模电路设计经验,或初步熟悉IC设计前端工作;
有数字电路设计基础、了解VERILOG语言;