Virtuoso Layout Editor是Cadence 功能强大的全定制数字和模拟IC版图编辑器。新型的强大的命令集同先进的版图编辑技术相结合，使其支持纯多边形、参数化单元、符号化版图与压缩、版图综合等多种输入方法，快速的设计层次浏览以及多窗口环境使用户可同时编辑多个设计。Assura物理验证系统与Virtuoso无缝集成，组成完整的在线版图设计和验证环境。Virtuoso是广泛用于世界顶尖的半导体厂商标准的设计环境。
Assura系列产品是面向深亚微米IC设计(<0.25um)的版图验证、参数提取的最新解决方案，可用批处理或交互式模式对GDSII或Cadence的DFII数据库进行验证。Assura使用了层次化处理方法，为设计者提供了容量、性能、特征和精度等方面的突出性能，可满足全芯片验证的需要。Assura系列产品就为深亚微米模拟和混合信号设计提供了最佳完整的从前端到后端解决方案。通过与业界使用最广泛的模拟电路设计环境（DFII, ADE、VLE等）紧密集成在一起，Assura已经成为今天和将来全定制电路设计的最佳选择。
课程安排: Virtuoso Layout Editor & Assura Physical Verification (day 1-2)
阶段 1:
Introduction
The Layout Editor Environment??
Layout Editor Basics
The Layout Editor Environment (Lab1)
The Layout Editor Commands (Lab2)
Layout Editor Basics (Lab3)
阶段 2 :
Creating and Editing?DESIGNS
Virtuoso Layout Editor Turbo
Assura Physical Verification (DRC LVS)
Creating and Editing?DESIGNS?(Lab4)
Virtuoso Layout Editor Turbo (Lab5)
Assura Physical Verification (Lab6)
|
课程表 联系我 在线聊 报名 付款 我们 QQ聊 切换宽屏
